학습개요
컴퓨터 구조에서는 컴퓨터가 하드웨어적으로 어떤 요소로 이루어졌으며, 각 구성요소가 어떻게 연결되어 상호작용하는 지를 다룬다. 따라서 이번 강의에서는 컴퓨터 하드웨어 측면에서 기본 소자인 논리 게이트와 이를 사용한 다양한 논리회로에 대해서 살펴보고, 이를 바탕으로 컴퓨터 하드웨어의 주요 구성요소 중의 하나인 기억장치의 구현과 동작에 대해서 학습한다.
학습목표
- 불 대수, 논리연산, 논리 게이트 등의 기본적인 개념을 이해할 수 있다.
- 다양한 논리회로의 기능, 동작 그리고 회로 구성을 이해할 수 있다.
- ROM과 RAM의 구현 방법, 그리고 기억장치의 계층 구조와 관련된 개념을 이해할 수 있다.
연습문제
- 시스템 버스의 종류에 해당하지 않는 것은?
- 입출력 버스
- 데이터 버스
- 주소 버스
- 제어 버스
정답 : 1
- 두 이진 입력 A와 B가 서로 다른 값을 가질 경우에만 출력 X가 1의 값을 갖는 논리 게이트는?
(O)
정답 : 2
- 다음 중 순서회로로만 올바르게 나열된 것은?
- 인코더, 멀티플렉서
- 전가산기, 멀티플렉서
- 레지스터, 카운터
- 카운터, 전가산기
정답 : 3
- 다음 설명에 해당하는 논리회로는?
● 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 회로이다.
● 어떤 장치로부터 들어오는 데이터가 버스를 사용할 것인가를 정할 때에 사용한다.- 디코더
- 인코더
- 디멀티플렉서
- 멀티플렉서
정답 : 4
- 다음 그림과 같은 기억장치의 계층 구조에서 CPU와 주기억장치 간의 속도 차이를 줄여주는 기능을 담당하는 기억장치는?
- (a)
- (b)
- (c)
- (d)
정답 : 2
정리하기
- 불 대수와 논리 게이트
- 컴퓨터 하드웨어의 기본 구성요소 → 중앙처리장치, 기억장치, 입력장치, 출력장치
- 중앙처리장치 = 처리장치(제어장치 + 산술논리연산장치) + 레지스터
- 시스템 버스 = 주소 버스 + 데이터 버스 + 제어 버스
- 불대수 → 이진 변수의 논리연산을 나타내는 대수
- 기본 논리연산 → 논리곱(AND), 논리합(OR), 논리부정(NOT)
- 복합 논리연산 → NAND, NOR, XOR
- 논리 게이트 → 논리연산을 하드웨어로 구현한 것으로, 논리회로를 구성하는 기본 소자
- 논리 게이트의 완전집합 → 원하는 임의의 회로를 구성할 수 있는 게이트들의 부분집합
- 불 대수의 법칙들을 사용하여 불 함수를 간소화하면 논리 게이트의 수를 줄일 수 있으므로 동일한 기능을 수행하는 보다 단순한 형태의 회로 구성이 가능
.
- 컴퓨터 하드웨어의 기본 구성요소 → 중앙처리장치, 기억장치, 입력장치, 출력장치
- 논리회로
- 조합회로 → 논리 게이트로만 구성되어 출력값이 단순히 입력값의 조합으로만 결정되는 회로
- 종류 → 전가산기, 디코더, 멀티플렉서 등
- (1비트) 전가산기 → 두 개의 입력 비트와 바로 아랫자리에서 올라오는 올림수까지 입력으로 받아 덧셈을 수행하는 회로(세 개의 입력과 두 개의 출력으로 구성) → n비트 전가산기는 1비트 전가산기를 직렬로 연결시켜 구성
- 디코더 → n비트의 이진 코드를 최대 2n개의 서로 다른 정보로 변환해 주는 장치 → 주소방식으로 주어진 입력으로부터 각각의 하드웨어 구성요소를 개별적으로 구동하기 위해 주로 사용
- 멀티플렉서 → 2n개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 회로 → 어떤 장치로부터 들어오는 데이터가 버스를 사용할 것인가를 정할 때 사용
- 순서회로 → 연산의 단계마다 회로의 특정 상태가 저장되고 참조되는 회로 → 출력값이 입력값과 기억소자에 저장된 현재 상태에 따라 결정됨
- 플립플롭 → 1비트의 이진 정보를 저장할 수 있는 장치 → 종류: RS 플립플롭, T 플립플롭 등
- 종류 → 카운터, 레지스터
- 카운터 → 클록펄스가 입력될 때마다 저장된 이진수가 1씩 증가하는 장치
.
- 조합회로 → 논리 게이트로만 구성되어 출력값이 단순히 입력값의 조합으로만 결정되는 회로
- 기억장치
- ROM → 한 개의 디코더와 여러 개의 OR 게이트를 사용한 조합회로로 구성 가능
- RAM
- 1비트 RAM 소자 → 1개의 RS 플립플롭, 3개의 AND 게이트, 2개의 NOT 게이트로 구성
- RAM은 1비트 RAM 소자, 디코더, OR 게이트를 사용한 순차회로로 구성 가능 → 하지만, 실제로는 플립플롭이 아닌 축전지로 구현된 DRAM 사용
- 기억장치의 계층 구조
- 접근 속도와 저장 용량에 따른 기억장치의 구분 → CPU가 데이터에 접근함에 있어서 가장 적은 비용으로 가장 높은 성능을 얻기 위해 참조의 지역성에 기반을 둔 전략
- 레지스터 – 캐시기억장치 – 주기억장치 – 보조기억장치